




3. 기존 논리게이트




AND




OR



NOT



NAND



NOR

3.1. AND gate

2개의 입력이 모두 1일때만 출력이 참이 되는 논리 게이트이다. 시뮬레이션을 할 때 입력을 어떻게 변경하고, 출력을 어떻게 확인하는지도 함께 학습한다.

Pull up 방식으로 논리 게이트의 입력을 제어하고 출력은 전압 측정기(**voltmeter**)를 이용해서 출력 전압을 확인하는 방법으로 2입력 **AND gate**의 입력과 출력의 관계를 확인해 보는 예이다. **Pull up** 이란 저항을 이용하여 입력 상태가 **floating**²되지 않도록 확실하게 **High** 상태를 만드는 방법이다.

² 회로의 입력이나 출력이 전원을 포함하여 회로내 어떤 신호선과도 연결되어 있지 않은 상태







그림 1. Pull up 방식의 입력을 이용한 2 입력 AND gate 회로도


아래 설명을 따라 회로도를 직접 그려보고, 시뮬레이션도 진행해 보자.



1. 좌측 Schematic Capture 메뉴에서  [TERMINALS] 에서 POWER 2개와 GROUND 3개를 선택하여 배치한다. 또한 POWER을 배치후 더블클릭해서 +5V를 입력시켜준다.







2. 이번에는 Schematic Capture 메뉴에서 [Component Mode] - [Pick Devices] 메뉴의 Keywords 부분에 필요한 소자 AND, RES, SWITCH를 입력해 불러와 준다.







이렇게 불러오면  [Component Mode] - [DEVICES]에 다음과 같이 입력이 되고, AND 1개, RES 2개, SWITCH 2개를 배치해 준다.




3. 마우스 우클릭 후 [Place] - [Virtual Instrument] - [DC VOLTMETER] 을 클릭해 배치해준다.




4. 배치된 부품들을 이용하여 다음과 같이 회로를 구성한다.



각각의 부품들을 마우스로 드래그 후 원하는 위치로 배치할 수 있으며, 회전시키고자 하는 부품을 선택한 후 마우스 오른쪽 버튼을 클릭하여 회전 명령을 선택하여 회전시킬 수 있다.



또한 부품의 끝부분(PIN)에 마우스를 가져가 왼쪽 버튼을 클릭하고 마우스를 움직이면 마우스에 선이 따라다닙니다. 연결하고자 하는 부품의 끝부분(PIN)으로 이동하여 마우스 왼쪽 버튼을 클릭하면 선이 연결됩니다.




5. 화면 좌측 하단에 있는 다음 아이콘을 클릭하여 시뮬레이션을 실행하면서, 스위치를 클릭하므로 입력 상태를 변화시켜가며 출력 전압을 관찰할 수 있다.





6. 아래와 같이 각각의 상태를 만들어 출력 전압을 확인해 보자


① 입력이 모두 0일 때 (스위치 모두 close), 출력은 0V이다.



② 입력이 둘 중 하나만 1이더라도 (스위치 중 하나만 open), 출력은 0V이다.



③ 입력이 모두 1일 때(스위치 모두 open)에만 출력이 5V가 된다.



따라서 다음과 같이 AND gate의 진리표를 얻는다.

A	B	F = AB
0	0	0
0	1	0
1	0	0
1	1	1

3.2. OR gate

Pull down 방식으로 논리 게이트의 입력을 제어하고 출력은 전압 측정기(volter meter)를 이용해서 출력 전압을 확인하는 방법으로 2입력 OR gate의 입력과 출력의 관계를 확인해 보는 예이다. Pull down은 Pull up과 반대로 입력에 저항을 이용하여 floating 상태를 막아 확실하게 Low 상태를 만드는 방식이다.









그림 2. Pull down 방식의 입력을 이용한 2 입력 OR gate 회로도

1. Schematic Capture 메뉴에서  [Component Mode] -  [Pick Devices] 메뉴의 Keywords 부분에 필요한 소자 OR를 입력해 불러와 준다.



이렇게 불러오면  [Component Mode] - [DEVICES]에 다음과 같이 입력이 되고 OR 1개를 배치해 준다.




2. AND gate 회로를 구성할 때와 같은 방식으로 나머지 부품들을 선택하여 다음과 같이 회로를 구성한다.


3. 시뮬레이션을 실행하고 키보드를 이용하여 입력 스위치 A,B 키를 클릭하여 각각의 입력에 따른 출력 결과를 확인한다.

4. 각각의 입력에 따른 결과는 다음과 같다.


① 입력이 모두 0일 때 (스위치 모두 open), 출력은 0V이다.



② 입력이 둘 중 하나만 1일 때 (스위치 중 하나만 open), , 출력은 5V이다.



③ 입력이 모두 1일 때 (스위치 모두 close), 출력은 5V이다.





따라서 다음과 같이 OR gate 의 진리표를 얻을 수 있다.

A	B	F = A+B
0	0	0
0	1	1
1	0	1
1	1	1

3.3. XOR gate

기본 게이트 중 하나로 High의 입력의 수가 홀수 일 때, 출력이 1이 되는 회로이다. 이 예제에서는 입력으로는 Pull up, Pull down이 아닌 Multisim에서 제공되는 가상 디바이스 중 digital interactive constant라는 소자로 입력을 제어하고, 출력은 가상의 Probe 단자를 이용해서 확인한다.

1. Schematic Capture 메뉴에서  [Component Mode] -  [Pick Devices] 메뉴의 Keywords 부분에 필요한 소자 XOR, Logicstate, Logicprobe를 입력해 불러와 준다.

2.

Pick Devices

Keyword:

Match Whole Words?

Show only parts with models?


Category: **Logic (16)**

Device	Library	Description
10113	ECL	Quad 2-Input XOR, With Enable
4030	CMOS	Quad XOR Gate
4030IEC	CMOS	Quad XOR Gate
4070	CMOS	Quad XOR Gate
4070IEC	CMOS	Quad XOR Gate
74HC386	74HC	Quad 2-Input XOR Gate
74HC386IEC	74HC	Quad 2-Input XOR Gate
74LS386	74LS	Quad 2-Input XOR Gate
74LS386IEC	74LS	Quad 2-Input XOR Gate
74S135	74S	Quad XOR/NOR Gates
FUNCTION_2_2	DSIMMOLS	Universal N-Bit ALU Digital Primitive Model With Swap, Negate, Addition, Subtraction, Multiplication, Division, AND, OR, XOR, Left-Shift and Right-Shift Operation Select Inputs
FUNCTION_2_4	DSIMMOLS	Universal N-Bit ALU Digital Primitive Model With Swap, Negate, Addition, Subtraction, Multiplication, Division, AND, OR, XOR, Left-Shift and Right-Shift Operation Select Inputs
FUNCTION_4_8	DSIMMOLS	Universal N-Bit ALU Digital Primitive Model With Swap, Negate, Addition, Subtraction, Multiplication, Division, AND, OR, XOR, Left-Shift and Right-Shift Operation Select Inputs
XOR	ACTIVE	Simple 2-Input XOR Gate
XOR_2	DSIMMOLS	XOR (Exclusive-OR) Gate Digital Primitive
XOR_8	DSIMMOLS	XOR (Exclusive-OR) Gate Digital Primitive

Sub-category:

Manufacturer:

XOR Preview: Digital Primitive [XOR_2]



PCB Preview: No PCB Package

Windows 정품 인증

Pick Devices

Keyword:

Match Whole Words?

Show only parts with models?


Category: **Logic (1)**

Device	Library	Description
LOGICSTATE_ACTIVE	ACTIVE	Logic State Source (Latched Action)

Sub-category:


Manufacturer:

LOGICSTATE Preview: Digital Primitive [RTDSTATE]




PCB Preview: No PCB Package


Windows 정품 인증



이렇게 불러오면  [Component Mode] - [DEVICES]에 다음과 같이 입력이 되고 XOR 1개, Logicstate 2개, Logicprobe를 배치해 준다.




2. 다음과 같이 회로를 구성한다.




3. 시뮬레이션을 실행하고 마우스를 이용하여 입력 스위치를 클릭하여 각각의 입력에 따른 출력결과를 확인한다.

4. 각각의 입력에 따른 결과는 다음과 같다.


① 입력이 모두 0일 때, 출력은 Low이다.



② 입력이 둘 중 하나만 1일 때, 출력은 High이다.




③ 입력이 모두 1일 때, 출력은 Low이다.



따라서 다음과 같이 XOR gate의 진리표를 얻을 수 있다.

A	B	$F = A \oplus B$
0	0	0
0	1	1
1	0	1
1	1	0

지금까지 Pull-up, Pull-down, Logicstate라는 3가지 방법으로 입력을 제어하여 기본 게이트에 대한 입출력 관계를 확인하였다.





AND, OR, XOR의 시뮬레이션 회로도 (Proteus 회로도)


이외에도 SPDT 스위치를 이용해서 직접 High (5V)와 Low (Ground)로 연결하는 방법도 있으나 회로도가 복잡해져서 추천하지는 않는다. 본 교재에서는 도면의 간략화를 위해 Logicstate를 주로 사용한다.

3.4. NAND gate


NAND gate와 NOR gate에 대해서도 진행해 보자. 여기서는 가상의 칩 대신 실제 칩을 사용하는 방법에 대해서 설명하고자 한다. 실제 칩과 가상 칩의 차이는 Proteus에서 검정색으로 보여지는 부품은 모두 가상 디바이스이고 푸른 색으로 보여지는 것은 실제 PCB 보드³에 장착 가능한 부품이라고 이해하면 된다. 예를 들어 앞의 회로도에서는 스위치를 제외하고 모두 가상이라고 보면 된다.

1. Schematic Capture 메뉴에서  [Component Mode] -  [Pick Devices] 메뉴의 Keywords 부분에 필요한 소자 74LS00를 입력한다.


³ 작성한 회로도는 개발자가 회로를 이해하기 쉬운 심볼로 되어 있으나 기판 제작을 위해서는 사용한 칩 기반으로 도면을 그려야한다. 이를 PCB artwork이라 부른다. 아트웍 작업을 위해서는 부품의 모양과 흡사한 도면이 필요한데 이를 footprint라 하여 회로도를 작성할 때 footprint까지 지정할 수도 있다. Footprint가 없으면 Multisim에서는 모두 가상 장치로 인식한다.




여기서 선택된 DIL14, SO14는 아래 그림과 같이 SMD⁴ 타입이다. 빵판에 사용한 동일한 형태의 칩 포장 방식을 이용하려면 SMD보다는 Thru hole을 선택하는게 좋다. 어떤 Package를 선택하든지 시뮬레이션 상에서는 영향이 없다.



⁴ 반도체로 만든 칩을 보호하고 외부 선과 연결하기 위해 포장을 하고 핀을 만드는데, 그 포장 형태가 surface mounted device과 Thru hole 형태가 있다. 이중 SMD가 크기가 적기 때문에 많이 이용되고 있으나 빵판에서 테스트 해 볼 때는 SMD보다 Thruhole 타입이 편리하다.




2. 다음과 같이 회로를 구성한다.





3. 시뮬레이션을 실행하고 키보드를 이용하여 입력 스위치 A,B 키를 클릭하여 각각의 입력에 따른 출력결과를 확인한다.

4. 각각의 입력에 따른 결과는 다음과 같다.


① 입력이 모두 0일 때



② 입력이 둘 중 하나만 1일 때



③ 입력이 모두 1일 때



따라서 다음과 같이 NAND gate 의 진리표를 얻을 수 있습니다.

A	B	$F = \overline{AB}$
0	0	1
0	1	1
1	0	1
1	1	0

4개의 NAND gate 중에서 내가 원하는 것을 선택하려고 할 경우, 부품을 배치하고 해당 부품을 double click하여 Edit component 대화창에서 Element A, B, C, D 중 하나로 선택한다.






그림 #. 동일한 여러개의 gate 중 하나를 선택

3.5. NOR gate

1. Schematic Capture 메뉴에서 [Component Mode] - [Pick Devices] 메뉴의 Keywords 부분에 필요한 소자 74LS02를 입력시켜준다.




2. 다음과 같이 회로를 구성한다.





3. 시뮬레이션을 실행하고 키보드를 이용하여 입력 스위치 A,B 키를 클릭하여 각각의 입력에 따른 출력결과를 확인한다.

4. 각각의 입력에 따른 결과는 다음과 같다.


① 입력이 모두 0일 때



② 입력이 둘 중 하나만 1일 때



③ 입력이 모두 1일 때



따라서 다음과 같이 NOR gate 의 진리표를 얻을 수 있다.





A	B	$F = \overline{A + B}$
0	0	1
0	1	0
1	0	0
1	1	0

3.6. NAND로 NOT, AND, OR, XOR 구현


회로를 설계할 때 NAND 와 NOR 게이트만으로 모든 회로를 만들 수 있다. 아래 표는 NAND gate만으로 기본 게이트를 표현한 것이다. Proteus으로 시뮬레이션 해 보기 바란다.

NOT	<p>A single NAND gate with one input connected to 'X' and the other input connected to a constant '1'. The output is labeled \bar{X}.</p>
AND	<p>Two NAND gates. The first NAND gate has inputs 'X' and 'Y'. Its output is connected to the inputs of a second NAND gate, which has both inputs tied together. The final output is labeled XY.</p>
OR	<p>Three NAND gates. Two NAND gates have inputs 'X' and 'Y' respectively, with their other inputs tied to '1'. Their outputs are connected to the inputs of a third NAND gate, which has both inputs tied together. The final output is labeled $X+Y$.</p>
XOR	<p>Four NAND gates. Two NAND gates have inputs 'X' and 'Y' respectively, with their other inputs tied to '1'. Their outputs are connected to the inputs of a third NAND gate, which has both inputs tied together. The output of this third NAND gate and the output of the first NAND gate (with 'X' and '1') are connected to the inputs of a fourth NAND gate, which has both inputs tied together. The final output is labeled $X \oplus Y$.</p>

아래 그림은 위 그림을 회로로 구성한 것이다. 입력의 제어 방식과 출력 모니터링 방법을 복잡하고자 다양하게 구성해 보았다. 여기에 새롭게 보여주는 기능으로 Probe 중 V(전압)이다.



이러한 측정 프로브(Measurement Probe)를 사용하면 실시간으로 노드에 걸리는 전압, 전류 및 디지털 출력 등을 관찰할 수 있으며, [Schematic Capture]-[PROBES] 메뉴 클릭 후 선택, 또는 마우스 우클릭 후 [Place]-[Probe]-[VOLTAGE]를 클릭하여 배치 할 수 있다.



3.7. NOR로 NOT, AND, OR, XOR 구현

아래 표는 NOR gate만으로 기본 게이트를 표현한 것이다. Proteus으로 시뮬레이션 해 보기 바란다.

